PATENT ABSTRACTS OF JAPAN

(11)Publication number: 04-278542 (43)Date of publication of application: 05.10.1992

FILITSILLED

KAMATA YORIO

(51)Int.Cl. H01L 21/321 H01L 21/3205 (21)Application number : 03-040293 (71)Applicant:

(72)Inventor:


06.03.1991 (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract

(22)Date of filing:

PURPOSE: To obtain a method for forming a metal wiring and a protruding electrode whose film thicknesses are different, so as to have the respective desired thicknesses in a unified body, without interposing a barrier layer between them, regarding a method for forming the metal wiring to be used as a power supply wiring and the protruding electrode (bump) on the surface of a semiconductor device.

CONSTITUTION: An insulating film 2 having an aperture 4 for wiring contact is formed on a semiconductor layer 1 having a contact region 3 on the surface on which an element is formed. A barrier layer 8 is formed on the above film 2 containing the above aperture 4. A slit 71 is formed in a part region of the above barrier layer 8 around a metal wiring forming region 5 whose film thickness is small. A resist layer 9 is formed in a region except the forming region of a metal wiring 10 and a protruding electrode 11. The above barrier layer 8 is used as a current path, and electroplating is performed. Thereby the metal wiring 10 having a small film thickness and the protruding electrode 11 having a large film thickness are formed at the same time.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-278542 (43)公開日 平成4年(1992)10月5日

(51) Int.CI. ⁸ H 0 1 L	21/321 21/3205	識別記号	庁内整理番 号	FI			技術家	经示箇所
			9168-4M	H01L	21/92		С	
			7353-4M		21/88		ĸ	
			9168-4M		21/92		F	
					審査請求	未請求	請求項の数2(全	5 頁)
(21)出願番号	3	特勝平3-40293		(71)出順人 000005223 富士通株式会社				
(22) 出願日		平成3年(1991)3		神奈川県	具川崎市	中原区上小田中101	5番地	
				(72) 発明者 鎌田 順夫 神奈川県川崎市中原区上小田中1015番地 富土亜株式会社内				
				(74)代理人	弁理士	寒川	W —	

(54) 【発明の名称】 半導体装置及びその製造方法


(57) 【要約】


1.3


【目的】 半導体装置の表面に電源ラインとして使用する金属配線と突起電線 (パンプ) とを形成する方法に関 し、膜厚の風なる金属配線と突距電像とをそれぞれ所望 の膜厚に、しかも両者の間にパリア層を介在させること なく一体に形成する方法を提供することを目的とする。

【構成】 案子が形成され表面にコンタクト領域3を有 する半導体層1上に、配線コンタクト開加14を有する 総議額2を形成し、前記の閉口4を含む前記の絶縁限2と 上にパリア層8を形成し、膜厚の薄い金属配線形成領域 5周辺の前配のパリア層8の一部領域にスリット71を形 成し、次いで、金属阻線10と突起電極11との形成領域を 除く領域にレジスト層9を形成し、前記のパリア層 電流化スとして使用して電解メッキをなし、認厚の薄い 金漏配線10と膜厚の厚い突起電極11とを同時に形成する ように構成する。

+87---







【特許請求の戦阻】

【請求項1】 幸子が形成され表面にコンタクト領域 (3)を有する半導体層(1)上に、配線コンタクト用 限口(4)を有する絶縁順(2)が形成され、終絶練順 (2)の前配開口(4)内に形成されたパリア層(8) に連結して、突起電極(11)と一体に形成されてなる金

1

に連結して、突起電極 (11) と一体に形成されてなる金 属配線 (10) が前記コンタクト領域 (3) に接続されて なることを特徴とする半導体装置。

【請求項2】 素子が形成され表面にコンタクト領域 (3) を有する半導体層 (1) 上に、前配コンタクト領 10 城 (3) 上に配線コンタクト別間 (4) を含む前記絶縁膜 (2) を形成し、前記閉口 (4) を含む前記絶縁膜 (2) 上にパリア層 (8) を形成し、腹厚の溶い金属配線形成領域 (5) 阿辺の前配パリア層 (8) の一部領域 にスリット (71) を形成し、金属配線 (10) と突起電極 につい、 (11) との形成領域を除く領域にレジスト層 (9) を形成し、電解メッキ法を使用し、前記パリア層 (8) を電流パスとして使用して金属メッキをなし、腰厚の導い金属配線 (10) と腹厚の厚い突起電循 (11) とを同時に形成する工程を有することを特徴とする半導体装置の製造 20 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製造方法、特に、半導体装置の表面に電源ラインとして使用する金属配線と突起電標 (ゲンブ) とを形成する方法 と、その方法を使用して形成された金属配線と突起電低とそ有する半導体装置とに関する。

【0002】近年、半導体集積回路に対して高速・高音 度化が強く求められており、これに対応するため、半導 30 体チップのバッケージ化においてはTAB(Tape Auton atedBonding)方式の利用が増加する傾向にある。この ため、電源ラインの形成においては、高速・高密度化に 適合した電影メッキ柱による緩配験(ほとして金を使 用)の形成と、高速・高密度化に有効なTAB方式に適 台した突起電極(注として金を使用)の形成とが必要に なっている。

[0003]

【従来の技術】従来の金属配線及び突起電極の形成方法 を以下に説明する。

[0004] 図3(a) に示すように、素子の形成され たギコンタクト領域1上に絶縁膜2を形成し、半導体層 1に形成されているコンタクト領域3上に配線コンタク ト用開口4を形成する。

【0005】図3(b)に示すように、半導体層1に形成されているアルミニウム等のコンタクト領域3と、このコンタクト領域3に技能して形成される金等の金属配線との間の相互拡散を防止するためのチタン等の高融点メタル層と密薄性化材料である白金等の資金属層との2東路よりなるパリア滑8を開口4内全含甘油酸煤2上に 50

形成する。次いで、全面にレジスト膜9を形成し、これをパターニングして金属配線形成領域上から除去する。

[0006] 電解メッキ法を使用し、パリア間8を電流 パスとして使用して金メッキをなし、レジスト膜9が除 去されて露出しているパリア層8上に図3 (c) に示す ように、金よりなる金順配線10を形成する。

【0007】図3(d)に示すように、金属配線10をマスクとしてエッチングをなし、金属配線10に覆われていない響域のパリア層8を除去する。

9 [0008]次に、図4(a)に示すように、全面に絶 緑膜12を形成し、これをパターニングして突起電極形成 領域に開口13を形成する。

[0009] 以後、前記の金属配線の形成と同一の工程をもって、先ず全面にバリア層を形成し、次に、突起電電形成原域に関口を有するレジスト隊を形成し、次いで電解メッキ法を使用して金メッキをなして関口内のパリア層上に金よりなる突起電像を形成した後、突起電標に覆われていない領域のバリア層をエッチング除去し、図4 (技術する突起・個に繰りにパリア層14を介して技術する突起・機和1を形成する。

[0 0 1 01

【発明が解決しようとする課題】金原配線10と突起電極 11とは、パリア層8を介して接着されているため両者間 の接着強度が低く、また、電気抵抗も高い。また、電祭 メッキ工程上すべての金属配線またはすべての突起電 はそれぞれ同一の護厚に形成されるので、電流密度の点 から必要とされる護厚以上の厚さに形成される場合があ り、高速化・高密度化を配合する原因となっている。

【0011】本発明の目的は、この欠点を解消すること にあり、関厚の異なる金属配験と突起電極とをそれぞれ 所望の環坪に、しかも両者の間にパリア層を介在させる ことなく一体に形成する方法及びこの方法を使用して形 成された企属配験と突起電標とを有する半導体装置を提 供することにある。

[0012]

「課題を解決するための手段」上記の目的は、業子が形成され表面にコンタクト領域(3)を有する半導体層(1)上に、配線コンタクト用間(14)を有する地差膜(2)が形成され、この絶縁度(2)の前記の閉口(4)内に形成されたパリア層(8)に連結して、突起電低(11)と一体に形成されている全層配線(10)が前配のコンタクト領域(3)上、前記のコンタクト領域(3)上、前記のコンタクト領域(3)上に配線コンタクト月間(1)上に、前記のコンタクト領域(3)上に配線コンタクト月間(1)とでお記の経機関(2)を形成し、前記の関口(4)を含む前記の発機関(2)上にパリア層(8)を形成し、腹厚の海い全原短線形成領域(5)周辺の前記のパリア層(8)の一部頭域にスリット(7)と形成し、次いで、金属配線(10)と突起電り(16(11)と形成し、次いで、金属配線(10)と突起電り(16(11)と形成し、次いで、金属配線(10)と突起電り(16(11)との形成性側域(12)に変更

形成し、電解メッキ法を使用し、前記のパリア層(8) を電流パスとして使用して金属メッキをなし、隣原の差 い金属配線 (10) と隣基の遅い空起電板 (11) とを同時 に形成する工程を有する半導体装置の製造方法とによっ て達成される。

3

[0013]

【作用】電解メッキ法を使用し、パリア層を電流パスと して使用してその上に金属層をメッキ形成する場合に、 形成される金属層の膜厚はその金属層が形成される領域 のパリア層に供給される電流密度に比例する。したがっ 10 て、金属層を養く形成しようとするならば、その領域の パリア層に通ずる電流パスの面積を小さくして電流密度 を下げればよい。膜厚を薄く形成しようとする金属層の 周辺のパリア層の一部領域にスリットを形成して電流路 を厳断することによって、電流パスの面積を小さくする ことができる。

[0 0 1 41

【実施例】以下、図面を参照して、本発明の一事施例に 係る金属配線と突起電板とを同時に形成する方法につい て説明する。

【0015】図1 (a) に示すように、妻子の形成され た半導体層1上にPSG等の絶縁膜2を形成し、これを バターニングして半導体層1に形成されているコンタク ト領域3上に配線コンタクト用開口4を形成する。同時 に、図2 (a) の平面図と図2 (b) のA-A'断面図 とに示すように、薄い膜厚の金属配線形成領域5を囲む 一部領域の絶縁膜2に溝7を形成する。なお、この溝7 は金属配線形成領域5を囲んで均等に分布させることが 望ましい。なお、図2 (a) において、4 は配能コンタ クト用閉口であり、6は突起電板形成領域である。

【0016】図1(b)に示すようにスパッタ法等を使 用して、開口4内を含む絶縁膜2上にチタン等の高融点 メタル層と白金等の黄金属層とを順次形成し、チタン等 の高融点メタル層と白金等の貴金属層との種層膜よりな るパリア層8を形成する。

【0017】このパリア層8は、図2 (c) の断面図に 示すように、絶縁膜2に形成された溝7においてカバレ ージが不良となり、結果的にパリア層8にスリット71が 形成されたことになる。

【0018】図1 (c) に示すようにレジスト膜9を形 40 成し、フォトリソグラフィー法を使用してパターニング して金属配線と突記電橋との形成領域から除去した後、 パリア層8を電流パスとして使用して金メッキをする。 図2に示すように金属配線形成領域5のパリア層に通ず る電流パスの面積が縮小されているので、金尾配線形成 領域5のパリア層8における電流密度が低下し、膜厚の 薄い金よりなる金属配線10が形成される。一方、突起電 極形成領域6のパリア層8に通ずる電流パスの面積は縮 小されていないので、高い電流密度が得られ、膜厚の厚 い金よりなる突起電極11が形成される。

【0019】なお、膜原の薄い金属配線形成領域5の周 辺のパリア層8の一部領域にスリット71を形成する方法 としては、没てにおけるパリア層8のカバレージ不良を 利用する前記の方法に代えて、平坦な絶縁購2上にパリ ア層8を形成し、このパリア層8をパターニングしてス リット71を形成するようにしてもよい。

【0020】次いで、金属配線10と突起電極11とをマス クとして使用してパリア層8を除去し、図1 (d) に示 すように、コンタクト電域3にパリア層8を介して接触 する金属配線10と突起電極11とが一体に形成される。

【0021】また、上記の手法を使用すれば、膜厚の異 なる金属配線または隣国の基なる空紀領域を半導体ウェ 一八または半導体チップ上に形成することができること は云うまでもない。

[0 0 2 2]

『発明の効果』以上説明したとおり、本発明に係る半導* 体装置及びその製造方法においては、金属配線形成領域 と突起電極形成領域とに供給されるメッキ電流密度を変 えることによって、厚さの異なる金属配線と突起電板と を同時に一体に形成することができるので、 金属配線と 突起電極との間に接着不良と抵抗増加の原因となるパリ ア層がなくなり、信頼性が著しく向上する。また、金属 配線または突起電極の形成領域に供給するメッキ電流器 度をそれぞれ耐御することによって、金属配線または突 記憶極をそれぞれの使用目的に適合した所望の厚さに形 成することができるので、半導体装置の高速・高密度化 に極めて有効である。

【図面の簡単な説明】

【図1】本発明に係る金属配線及び突起電極の形成工程 図である.

【図2】メッキ用電流パスの面積を制御する方法を説明 する説明図である。

【図3】従来技術に係る金属配線及び突起電極の形成工 程図である。

【図4】 従来技術に係る金属配線及び空紀電極の形成工 程図である。

[符号の説明]

半導体層

2, 12 終級職 3 コンタクト領域

4.13 阻口

金属配線形成領域

6 突記量極形成領域

7

71 スリット

8, 14 パリア層 9 レジスト膜


10 金属配線


11 突起電極


[図1]

本発売の工程図










【図2】

メッキ電波パス製御散明器









[図4]

従来の工程図





[図3]

後来の工程図





